Design Engineer
Offerto da:
Disponibile per l’evento:
Luogo di svolgimento del lavoro:
Germany
Livello di istruzione scolastica:
Numero di posti di lavoro:
1
Descrizione dell’offerta di lavoro
Experienced engineer 5+ years experience in coding VHDL or Verilog. Must have experience in Block level and SoC level design and simulation. Ability to develop designs from specification highly desirable. Excellent salary and benefits package on offer for the right candidate.